<<<

Index

>>>

8-10

PROGRAMMING WITH THE INTEL MMX™ TECHNOLOGY

8.1.1.MMX™ Registers

The MMX™ register set consists of eight 64-bit registers (refer to Figure 8-1). The MMX™

instructions access the MMX™ registers directly using the register names MM0 through MM7.

These registers can only be used to perform calculations on MMX™ data types; they cannot be

used to address memory. Addressing of MMX™ instruction operands in memory is handled by

using the standard IA addressing modes and general-purpose registers (EAX, EBX, ECX, EDX,

EBP, ESI, EDI, and ESP).

Although the MMX™ registers are defined in the IA as separate registers, they are aliased to the

registers in the FPU data register stack (R0 through R7). (Refer to Chapter 10, MMX™ Tech-

nology System Programming, in the Intel Architecture Software Developer’s Manual, Volume 3,

for a more detailed discussion of the aliasing of MMX™ registers.)

Figure 8-1.  MMX™ Register Set

63

0

MM7

MM6

MM5

MM4

MM3

MM2

MM1

MM0

3006044

<<<

Index

>>>