INDEX-3
INDEX
Exceptions
BOUND range exceeded (#BR) . . . . . . . . .4-18
description of . . . . . . . . . . . . . . . . . . . . . . .4-11
implicit call to handler. . . . . . . . . . . . . . . . . .4-1
in real-address mode . . . . . . . . . . . . . . . . .4-17
notation. . . . . . . . . . . . . . . . . . . . . . . . . . . . .1-8
overflow exception (#OF) . . . . . . . . . . . . . .4-17
summary of. . . . . . . . . . . . . . . . . . . . . . . . .4-14
vector . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-12
Exponent
floating-point number . . . . . . . . . . . . . . . . . .7-4
Exponential, FPU operation. . . . . . . . . . . . . . .7-40
Extended real
encodings, unsupported. . . . . . . . . . . . . . .7-30
floating-point format . . . . . . . . . . . . . .7-25
,
9-5
F
F2XM1 instruction . . . . . . . . . . . . . . . . . . . . . .7-40
FABS instruction . . . . . . . . . . . . . . . . . . . . . . .7-35
FADD instruction . . . . . . . . . . . . . . . . . . . . . . .7-35
FADDP instruction . . . . . . . . . . . . . . . . . . . . . .7-35
Far call
description of . . . . . . . . . . . . . . . . . . . . . . . .4-5
operation. . . . . . . . . . . . . . . . . . . . . . . . . . . .4-6
Far pointer
16-bit addressing . . . . . . . . . . . . . . . . . . . . .3-4
32-bit addressing . . . . . . . . . . . . . . . . . . . . .3-4
description of . . . . . . . . . . . . . . . . . . . .3-3
,
5-5
FBSTP instruction . . . . . . . . . . . . . . . . . . . . . .7-33
FCHS instruction . . . . . . . . . . . . . . . . . . . . . . .7-35
FCLEX/FNCLEX instructions. . . . . . . . . . . . . .7-15
FCMOVcc instructions. . . . . . . . . . 6-2
,
7-16
,
7-33
FCOM instruction. . . . . . . . . . . . . . . . . .7-15
,
7-36
FCOMI instruction . . . . . . . . . . . . . 6-2
,
7-16
,
7-36
FCOMIP instruction . . . . . . . . . . . . 6-2
,
7-16
,
7-36
FCOMP instruction. . . . . . . . . . . . . . . . .7-15
,
7-36
FCOMPP instruction . . . . . . . . . . . . . . .7-15
,
7-36
FCOS instruction . . . . . . . . . . . . . . . . . .7-13
,
7-38
FDIV instruction . . . . . . . . . . . . . . . . . . . . . . . .7-35
FDIVP instruction. . . . . . . . . . . . . . . . . . . . . . .7-35
FDIVR instruction. . . . . . . . . . . . . . . . . . . . . . .7-35
FDIVRP instruction. . . . . . . . . . . . . . . . . . . . . .7-35
Feature determination, of processor . . . . . . . .11-1
Fetch/decode unit. . . . . . . . . . . . . . . . . . . . . . .2-11
FIADD instruction. . . . . . . . . . . . . . . . . . . . . . .7-35
FICOM instruction . . . . . . . . . . . . . . . . .7-15
,
7-36
FICOMP instruction . . . . . . . . . . . . . . . .7-15
,
7-36
FIDIV instruction. . . . . . . . . . . . . . . . . . . . . . . .7-35
FIDIVR instruction . . . . . . . . . . . . . . . . . . . . . .7-35
FILD instruction . . . . . . . . . . . . . . . . . . . . . . . .7-33
FIMUL instruction. . . . . . . . . . . . . . . . . . . . . . .7-35
FINIT/FNINIT instructions . 7-15
,
7-16
,
7-20
,
7-41
FIST instruction . . . . . . . . . . . . . . . . . . . . . . . .7-33
FISTP instruction . . . . . . . . . . . . . . . . . . . . . . .7-33
FISUB instruction. . . . . . . . . . . . . . . . . . . . . . .7-35
FISUBR instruction. . . . . . . . . . . . . . . . . . . . . .7-35
Flat memory model . . . . . . . . . . . . . . . . . .3-2
,
3-8
FLD instruction. . . . . . . . . . . . . . . . . . . . . . . . 7-33
FLD1 instruction. . . . . . . . . . . . . . . . . . . . . . . 7-34
FLDCW instruction. . . . . . . . . . . . . . . . .7-16
,
7-42
FLDENV instruction . . . . . . 7-15
,
7-21
,
7-24
,
7-42
FLDL2E instruction. . . . . . . . . . . . . . . . . . . . . 7-34
FLDL2T instruction. . . . . . . . . . . . . . . . . . . . . 7-34
FLDLG2 instruction. . . . . . . . . . . . . . . . . . . . . 7-34
FLDLN2 instruction. . . . . . . . . . . . . . . . . . . . . 7-34
FLDPI instruction . . . . . . . . . . . . . . . . . . . . . . 7-34
FLDSW instruction . . . . . . . . . . . . . . . . . . . . . 7-42
FLDZ instruction. . . . . . . . . . . . . . . . . . . . . . . 7-34
Floating-point data types . . . . . . . . . . . . . . . . 7-24
Floating-point exceptions
automatic handling . . . . . . . . . . . . . . . . . . 7-47
denormal operand exception. . . . . . . . . . . 7-54
division-by-zero. . . . . . . . . . . . . . . . . . . . . 7-53
exception conditions . . . . . . . . . . . . . . . . . 7-51
exception priority. . . . . . . . . . . . . . . . . . . . 7-57
inexact result (precision). . . . . . . . . . . . . . 7-57
invalid arithmetic operand. . . . . . . . .7-51
,
7-52
numeric overflow. . . . . . . . . . . . . . . . . . . . 7-54
numeric underflow. . . . . . . . . . . . . . . . . . . 7-56
software handling . . . . . . . . . . . . . . . . . . . 7-49
stack overflow. . . . . . . . . . . . . . . . . .7-13
,
7-52
stack underflow. . . . . . . . . . . .7-13
,
7-51
,
7-52
summary of. . . . . . . . . . . . . . . . . . . . . . . . 7-46
synchronization. . . . . . . . . . . . . . . . . . . . . 7-58
Floating-point format
biased exponent . . . . . . . . . . . . . . . . . . . . . 7-5
description of. . . . . . . . . . . . . . . . . . . . . . . 7-24
exponent. . . . . . . . . . . . . . . . . . . . . . . . . . . 7-4
fraction . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-4
real number system. . . . . . . . . . . . . . . . . . . 7-2
real numbers. . . . . . . . . . . . . . . . . . . . . . . 7-25
sign . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-4
significand. . . . . . . . . . . . . . . . . . . . . . . . . . 7-4
FMUL instruction . . . . . . . . . . . . . . . . . . . . . . 7-35
FMULP instruction . . . . . . . . . . . . . . . . . . . . . 7-35
FNOP instruction . . . . . . . . . . . . . . . . . . . . . . 7-41
FPATAN instruction . . . . . . . . . . . . . . . .7-38
,
7-39
FPREM instruction . . . . . . . . . . . .7-13
,
7-35
,
7-39
FPREM1 instruction . . . . . . . . . . .7-13
,
7-35
,
7-39
FPTAN instruction . . . . . . . . . . . . . . . . . . . . . 7-13
FPU
architecture. . . . . . . . . . . . . . . . . . . . . . . . . 7-8
compatibility with Intel Architecture FPUs and
math coprocessors . . . . . . . . . . . . . . . . 7-1
floating-point format . . . . . . . . . . . . . . .7-2
,
7-4
IEEE standards. . . . . . . . . . . . . . . . . . . . . . 7-1
presence of. . . . . . . . . . . . . . . . . . . . . . . . 11-2
transcendental instruction accuracy . . . . . 7-40
FPU control word
description of. . . . . . . . . . . . . . . . . . . . . . . 7-16
exception-flag masks . . . . . . . . . . . . . . . . 7-17
PC field . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-17
RC field. . . . . . . . . . . . . . . . . . . . . . . .7-18
,
9-8
FPU data pointer . . . . . . . . . . . . . . . . . . . . . . 7-21
FPU data registers . . . . . . . . . . . . . . . . . . . . . . 7-9
