INDEX
INDEX-4
FPU instruction pointer. . . . . . . . . . . . . . . . . . .7-21
FPU instructions
arithmetic vs. non-arithmetic instructions . .7-46
instruction set . . . . . . . . . . . . . . . . . . . . . . .7-31
operands. . . . . . . . . . . . . . . . . . . . . . . . . . .7-32
overview . . . . . . . . . . . . . . . . . . . . . . . . . . .7-31
unsupported . . . . . . . . . . . . . . . . . . . . . . . .7-43
FPU integer
description of . . . . . . . . . . . . . . . . . . . . . . .7-27
encodings. . . . . . . . . . . . . . . . . . . . . . . . . .7-28
FPU last opcode. . . . . . . . . . . . . . . . . . . . . . . .7-21
FPU register stack
description of . . . . . . . . . . . . . . . . . . . . . . . .7-9
parameter passing . . . . . . . . . . . . . . . . . . .7-11
FPU state
image . . . . . . . . . . . . . . . . . . . . . . . .7-22
,
7-23
saving. . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-21
FPU status word
condition code flags . . . . . . . . . . . . . . . . . .7-12
DE flag . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-54
description of . . . . . . . . . . . . . . . . . . . . . . .7-12
exception flags . . . . . . . . . . . . . . . . . . . . . .7-14
OE flag . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-54
PE flag . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-13
TOP field. . . . . . . . . . . . . . . . . . . . . . . . . . . .7-9
FPU tag word. . . . . . . . . . . . . . . . . . . . . . . . . .7-20
Fraction, floating-point number . . . . . . . . . . . . .7-4
FRNDINT instruction . . . . . . . . . . . . . . . . . . . .7-35
FRSTOR instruction. . . . . . 7-15
,
7-21
,
7-24
,
7-42
FS register . . . . . . . . . . . . . . . . . . . . . . . . .3-7
,
3-9
FSAVE/FNSAVE instructions. . . .7-12
,
7-15
,
7-20
,
7-21
,
7-42
FSCALE instruction . . . . . . . . . . . . . . . . . . . . .7-40
FSIN instruction . . . . . . . . . . . . . . . . . . .7-13
,
7-38
FSINCOS instruction . . . . . . . . . . . . . . .7-13
,
7-39
FSQRT instruction . . . . . . . . . . . . . . . . . . . . . .7-35
FST instruction. . . . . . . . . . . . . . . . . . . . . . . . .7-33
FSTCW/FNSTCW instructions. . . . . . . .7-16
,
7-42
FSTENV/FNSTENV instructions .7-12
,
7-20
,
7-21
,
7-42
FSTP instruction. . . . . . . . . . . . . . . . . . . . . . . .7-33
FSTSW/FNSTSW instructions. . . . . . . .7-12
,
7-42
FSUB instruction . . . . . . . . . . . . . . . . . . . . . . .7-35
FSUBP instruction . . . . . . . . . . . . . . . . . . . . . .7-35
FSUBR instruction . . . . . . . . . . . . . . . . . . . . . .7-35
FSUBRP instruction. . . . . . . . . . . . . . . . . . . . .7-35
FTST instruction. . . . . . . . . . . . . . . . . . .7-15
,
7-36
FUCOM instruction. . . . . . . . . . . . . . . . . . . . . .7-36
FUCOMI instruction . . . . . . . . . . . . 6-2
,
7-16
,
7-36
FUCOMIP instruction. . . . . . . . . . . 6-2
,
7-16
,
7-36
FUCOMP instruction . . . . . . . . . . . . . . . . . . . .7-36
FUCOMPP instruction . . . . . . . . . . . . . .7-15
,
7-36
FXAM instruction . . . . . . . . . . . . . . . . . .7-13
,
7-36
FXCH instruction . . . . . . . . . . . . . . . . . . . . . . .7-33
FXTRACT instruction. . . . . . . . . . . . . . . . . . . .7-35
FYL2X instruction. . . . . . . . . . . . . . . . . . . . . . .7-40
FYL2XP1 instruction . . . . . . . . . . . . . . . . . . . .7-40
G
General-purpose registers . . . . . . . . . . . . .3-5
,
3-6
parameter passing . . . . . . . . . . . . . . . . . . . 4-7
GS register. . . . . . . . . . . . . . . . . . . . . . . . .3-7
,
3-9
H
Hexadecimal numbers . . . . . . . . . . . . . . . . . . . 1-7
I
ID (identification) flag, EFLAGS register. . . . . 3-14
IDIV instruction. . . . . . . . . . . . . . . . . . . . . . . . 6-27
IE (invalid operation exception) flag,
FPU status word. . . . . . . . . . .7-14
,
7-52
IEEE 754 and 854 standards for
floating-point arithmetic . . . . . . . . . . 7-1
IF (interrupt enable) flag,
EFLAGS register . . . . .3-13
,
4-13
,
10-5
Immediate operands. . . . . . . . . . . . . . . . . . . . . 5-6
IMUL instruction . . . . . . . . . . . . . . . . . . . . . . . 6-27
IN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-3
IN instruction. . . . . . . . . . . . . . . . .6-41
,
10-3
,
10-4
INC instruction . . . . . . . . . . . . . . . . . . . . . . . . 6-26
Indefinite
description of. . . . . . . . . . . . . . . . . . . . . . . . 7-8
integer. . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-28
packed BCD decimal. . . . . . . . . . . . . . . . . 7-30
real . . . . . . . . . . . . . . . . . . . . . . . . . . .7-27
,
9-6
Index (operand addressing) . . . . . . . . . . .5-9
,
5-10
Inexact result (precision) exception (#P) . . . . 7-57
Inexact result, FPU. . . . . . . . . . . . . . . . . . . . . 7-19
Infinity control flag, FPU control word. . . . . . . 7-20
Infinity, floating-point format. . . . . . . . . . . . . . . 7-8
INIT pin. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-10
Input/output (see I/O)
INS instruction . . . . . . . . . . . . . . .6-41
,
10-3
,
10-4
Instruction decoder. . . . . . . . . . . . . . . . . . . . . 2-11
Instruction operands. . . . . . . . . . . . . . . . . . . . . 1-7
Instruction pointer (EIP register). . . . . . . . . . . 3-14
Instruction pointer, FPU . . . . . . . . . . . . . . . . . 7-21
Instruction pool (reorder buffer) . . . . . . . . . . . 2-11
Instruction prefixes (see Prefixes)
Instruction set
binary arithmetic instructions. . . . . . . . . . . 6-26
bit scan instructions. . . . . . . . . . . . . . . . . . 6-34
bit test and modify instructions . . . . . . . . . 6-34
byte-set-on-condition instructions. . . . . . . 6-34
control transfer instructions. . . . . . . . . . . . 6-35
data movement instructions . . . . . . . . . . . 6-20
decimal arithmetic instructions . . . . . . . . . 6-27
EFLAGS instructions. . . . . . . . . . . . . . . . . 6-42
floating-point instructions . . . . . . . . .6-10
,
6-12
integer instructions . . . . . . . . . . . . . . . . . . . 6-3
I/O instructions . . . . . . . . . . . . . . . . . . . . . 6-41
lists of . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-2
logical instructions. . . . . . . . . . . . . . . . . . . 6-29
