RESET pin. . . . . . . . . . . . . . . . . . . . . . . . . . . .3-10
RET instruction. . . . . . . .3-14
,
4-4
,
4-5
,
6-36
,
6-44
Retirement unit. . . . . . . . . . . . . . . . . . . . . . . . .2-13
Return instruction pointer. . . . . . . . . . . . . . . . . .4-4
Returns, from procedure calls
exception handler, return from . . . . . . . . . .4-13
far return. . . . . . . . . . . . . . . . . . . . . . . . . . . .4-6
interrupt handler, return from . . . . . . . . . . .4-13
Returns, from procedures calls
inter-privilege level return. . . . . . . . . . . . . .4-10
near return . . . . . . . . . . . . . . . . . . . . . . . . . .4-5
RF (resume) flag, EFLAGS register. . . . . . . . .3-13
ROL instruction . . . . . . . . . . . . . . . . . . . . . . . .6-33
ROR instruction . . . . . . . . . . . . . . . . . . . . . . . .6-33
Rounding
control, RC field of FPU control word.7-18
,
9-8
modes, FPU . . . . . . . . . . . . . . . . . . . .7-18
,
9-8
results, FPU . . . . . . . . . . . . . . . . . . . . . . . .7-19
RSM instruction . . . . . . . . . . . . . . . . . . . . . . . . .6-2
S
SAHF instruction . . . . . . . . . . . . . . . . . .3-10
,
6-42
SAL instruction. . . . . . . . . . . . . . . . . . . . . . . . .6-29
SAR instruction . . . . . . . . . . . . . . . . . . . . . . . .6-30
Saturation arithmetic (MMX instructions). . . . . .8-6
Saving the FPU state. . . . . . . . . . . . . . . . . . . .7-21
SBB instruction. . . . . . . . . . . . . . . . . . . . . . . . .6-26
Scale (operand addressing). . . . . . . . . . .5-9
,
5-10
Scale, FPU operation. . . . . . . . . . . . . . . . . . . .7-40
Scaling bias value . . . . . . . . . . . . . . . . .7-55
,
7-56
SCAS instruction . . . . . . . . . . . . . . . . . .3-13
,
6-40
Segment registers
description of . . . . . . . . . . . . . . . . . . . .3-5
,
3-7
Segment selector
description of . . . . . . . . . . . . . . . . . . . .3-3
,
3-7
specifying . . . . . . . . . . . . . . . . . . . . . . . . . . .5-8
Segmented addressing . . . . . . . . . . . . . . . . . . .1-7
Segmented memory model . . . . . . . . . . . .3-3
,
3-8
Segments
defined . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-3
maximum number. . . . . . . . . . . . . . . . . . . . .3-3
Serialization of I/O instructions. . . . . . . . . . . . .10-6
SETcc instructions. . . . . . . . . . . . . . . . .3-12
,
6-34
SF (sign) flag, EFLAGS register. . . . . . . . . . . .3-12
SF (stack fault) flag, FPU status word . .7-15
,
7-52
SHL instruction. . . . . . . . . . . . . . . . . . . . . . . . .6-29
SHLD instruction . . . . . . . . . . . . . . . . . . . . . . .6-32
SHR instruction . . . . . . . . . . . . . . . . . . . . . . . .6-29
SHRD instruction . . . . . . . . . . . . . . . . . . . . . . .6-32
SI register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-7
Signaling NaN (see SNaN)
Signed infinity. . . . . . . . . . . . . . . . . . . . . . . . . . .7-8
Signed zero . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-6
Significand
of floating-point number . . . . . . . . . . . . . . . .7-4
Sign, floating-point number . . . . . . . . . . . . . . . .7-4
SIMD (single-instruction, multiple-data)
execution model. . . . . . . . . . . . . . . . 8-4
Sine, FPU operation. . . . . . . . . . . . . . . . . . . . 7-38
Single-precision, IEEE
floating-point format . . . . . . . . .7-25
,
9-5
Single-real floating-point format . . . . . . . .7-25
,
9-5
SNaN
description of. . . . . . . . . . . . . . . . . . . . . . . . 7-8
operating on . . . . . . . . . . . . . . . . . . . . . . . 7-43
typical uses of. . . . . . . . . . . . . . . . . . . . . . 7-43
SP register . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-7
Speculative execution. . . . . . . . . . . . . . . . .2-7
,
2-8
SS register . . . . . . . . . . . . . . . . . . . . .3-7
,
3-9
,
4-1
Stack alignment . . . . . . . . . . . . . . . . . . . . . . . . 4-3
Stack fault, FPU . . . . . . . . . . . . . . . . . . . . . . . 7-15
Stack overflow and underflow
exceptions (#IS), FPU . . . . . . . . . . 7-52
Stack overflow exception, FPU. . . . . . . .7-13
,
7-51
Stack pointer (ESP register). . . . . . . . . . . . . . . 4-1
Stack segment . . . . . . . . . . . . . . . . . . . . . . . . . 3-9
Stack switching
on calls to interrupt and
exception handlers. . . . . . . . . . . . . . . . 4-13
on inter-privilege level calls. . . . . . . .4-10
,
4-16
Stack underflow exception, FPU . . . . . .7-13
,
7-51
Stack (see Procedure stack)
Stack-frame base pointer, EBP register. . . . . . 4-4
Status flags, EFLAGS register . . 3-12
,
7-15
,
7-16
,
7-37
STC instruction. . . . . . . . . . . . . . . . . . . .3-12
,
6-42
STD instruction. . . . . . . . . . . . . . . . . . . .3-13
,
6-42
STI instruction. . . . . . . . . . . . . . . .6-42
,
6-43
,
10-4
STOS instruction . . . . . . . . . . . . . . . . . .3-13
,
6-40
Strings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-5
ST(0), top-of-stack register. . . . . . . . . . . . . . . 7-11
SUB instruction. . . . . . . . . . . . . . . . . . . . . . . . 6-26
Superscalar . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-7
Synchronization, of floating-point exceptions. 7-58
System flags, EFLAGS register . . . . . . . . . . . 3-13
System management mode (SSM) . . . . . . . . . 3-4
T
Tangent, FPU operation. . . . . . . . . . . . . . . . . 7-38
Task gate . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-17
Task state segment (see TSS)
Tasks
exception handler . . . . . . . . . . . . . . . . . . . 4-17
interrupt handler . . . . . . . . . . . . . . . . . . . . 4-17
TEST instruction. . . . . . . . . . . . . . . . . . . . . . . 6-35
TF (trap) flag, EFLAGS register . . . . . . . . . . . 3-13
Tiny number . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-7
TOP (stack TOP) field, FPU status word . . . . . 7-9
Transcendental instruction accuracy . . . . . . . 7-40
Trap gate . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-13
TSS
I/O map base. . . . . . . . . . . . . . . . . . . . . . . 10-5
I/O permission bit map . . . . . . . . . . . . . . . 10-5
